一種雙模通訊的外系統等效器設計論文

　　為了克服航天飛行器進行地面模擬測試時，外系統等效器通訊容易中斷的問題，設計了一種基于PCI和USB通信技術的外系統等效器。系統以FPGA為中央控制核心，圍繞FT245RL和PCI9054芯片進行電路設計，完成對上位機的信息傳輸，實現了10路RS 485信號和PCM信號的輸出。經長期測試，信號輸出穩定，滿足任務要求，已成功應用于某航天測量系統中。

　　0 引 言

　　隨著航空航天設備、軍用系統等產品的自動測試系統(ATS)面對越來越復雜的測試環境，影響系統穩定工作的因素也越來越多，傳統工控機與外系統等效器之間往往采取單總線通信，由于總線通信受到干擾導致信號通信中斷，降低了測試設備的可靠性[1]。為了提高通信可靠性，本文設計了一種基于PCI和以太網總線接口的外系統等效器，為了保證數據可靠傳輸，采用了雙總線通信，當一條總線中斷時，另一條總線也可以繼續工作，用以高效穩定地模擬控制系統及測試系統的接口，實現了在地面實驗室完成對飛行器系統的閉環測試。

　　1 系統原理設計

　　外系統等效器基于FPGA，USB，PCI技術，采用模塊化設計，按照功能設計區分各板卡，設計框圖如圖1所示。上位機發送的命令和數據通過光纖或者USB接口下發，經過背板，將命令有序傳達至各功能板。背板在外系統等效器中的功能為上位機與外系統等效器的數據中轉站，此板卡不對數據或命令作任何處理，接收下發的數據、命令，直接轉發給功能板[2]。功能板接收到背板發送的數據或命令信息，進行命令解析，按照寄存器執行各通道功能。

　　數字信號板即該等效器功能板，主要實現RS 485信號和PCM信號。RS 485信號通過標準的RS 485接口芯片實現信號輸出，同時用光耦隔離提高FPGA引腳對RS 485接口芯片的驅動能力。另外，此板卡能夠接收測量系統發送的位同步、字同步信號，并按照一定的幀格式輸出PCM信號。

　　2 硬件電路設計

　　2.1 PCI接口電路設計

　　在本設計中PCI總線與FPGA的橋接芯片選用PCI9054，它集成了PCI接口協議，用戶不需要深入掌握PCI通信協議，降低了PCI總線的開發難度，方便用戶使用[3]。其工作時鐘為33 MHz，允許支持32位數據總線，符合PCI 2.2協議，傳輸速度根據項目要求設計為10 MB/s。本設計中PCI9054選擇從模式，從模式允許PCI總線上的主控設備訪問局部總線上的配置寄存器和內存，支持單周期和突發動模式傳輸[4]。PCI9054通過PCI從設備從FIFO中讀寫數據的長度分別為16 B和32 B，以支持從PCI總線到局部總線上的突發和單周期存儲器映射訪問和I/O映射訪問。PCI9054作為本地總線主控設備通過和進行本地總線仲裁。

　　仲裁過程如下：當PCI9054收到PCI端發出的讀寫控制命令后，隨即向FPGA發出控制信號，表明PCI端已經準備就緒，此時FPGA將信號回饋給PCI9054，表明雙方都已準備就緒，可以進行正常的數據傳輸，否則需等待12個CLK才能釋放總線。PCI接口與FPGA硬件接口如圖2所示。

　　2.2 USB接口電路設計

　　USB接口是計算機常用的通信接口之一，以數據傳輸可靠穩定，傳輸速率快，通用性強，擴展性強，支持熱插拔等優勢廣泛應用于各個領域的產品開發[5]。選擇了FTDI公司的FT245L作為USB接口芯片，其接口電路如圖3所示，FT245RL有總線供電和自供電兩種供電模式，總線供電模式中，USB接口最大驅動電流只能達到500 mA，此種供電模式只適用于小電流、低功耗的系統[6]。由于本系統功耗較大，所以設計中選擇5 V自供電模式來滿足功耗要求。

　　為了進一步優化外界和電磁干擾對USB數據傳輸造成的影響，一方面增加磁珠配置在USB電源接口處，從而減少設備與主機的干擾;另一方面串入濾波器ADCM2012在USB接口數據傳輸線中減少紋波引起的干擾。

　　2.3 數字信號板電路模塊設計

　　在本設計中選用SN55LBC176作為RS 485接口芯片，接口電路如圖4所示，SN55LBC176是一款抗雷擊芯片，對于多節點系統中復雜的現場狀況，選用此款芯片可以有效避免由于雷擊而引起的故障[7]。在設計電路時，選用光耦器件HCPL?0631作為隔離芯片，由于光耦器件的輸入端為發光二極管，其干擾源等效電阻很大，可以有效地抑制尖峰脈沖，從而進一步優化系統，降低電磁干擾對系統的影響。

　　PCM信號源模塊實現的功能是接收測試系統字同步和位同步信號，按照測試系統數據傳輸的波特率產生一路帶有幀格式且數據量可調的PCM碼流。設計中采用DS26C31和DS26C32分別作為RS 422信號的驅動和接收芯片。由于兩者的電源腳、地腳、信號使能端以及4路差分信號同相端均相同，不同之處是DS26C32和DS26C31的TTL信號端反相[8]。根據這個特點，在PCB布局時，將RS 422電路模塊設計為通用型，使DS26C31，DS26C32根據后續項目需要隨時進行替換。電路設計如圖5所示。R18，R19，R20，R21是一個0805封裝的四腳焊盤，當芯片選用DS26C31時，則在1，4管腳和2，3管腳間分別焊接0 Ω電阻以實現信號連接，當選用DS26C32時，1，3管腳和2，4管腳間焊接0 Ω電阻，此設計大大增加了模塊的可拓展性和通用性。

　　3 關鍵技術實現

　　3.1 PCI通信設計

　　PCI接口板通過金手指連接在工控機的PCI總線上，其作用為在工控機與等效器的通信之間起數據打包和數據轉發的作用。PCI接口板與背板之間采用異步串行通信，由于其數據傳輸速率與PCI總線的讀寫速率不一致，需通過建立內部FIFO解決通信速率匹配問題。設計中采用FPGA內部自帶的雙口RAM搭建了位寬為32 b，深度為8 KB的內部FIFO。雙口RAM選用了數據位為2 b，地址位為13 b的RAMB16_S2_S2，16個雙口RAM共用地址線并置為32 b數據端口以實現32 b數據的輸出。

　　雙口RAM的A，B兩組接口都可以實現數據的讀寫操作。設計中內部FIFO端口連接如圖6所示， A端口設計為寫FIFO，并將WE內部置高，其時鐘信號等同于FIFO的寫信號，在寫時鐘的上升沿，從FIFO中寫入數據，同時端口A的寫地址遞增加1;B端口設為讀FIFO，將WE內部置低，B端口的時鐘信號等同于FIFO的讀信號，在讀時鐘的上升沿，從FIFO中讀取數據。PCI板卡向上位機上傳批量數據時，需要將數據先緩存于FIFO中，FIFO的工作原理是先進先出，通過判斷FIFO的讀、寫地址差值辨別FIFO的空、半滿、滿的狀態信息。當判別到FIFO半滿，即寫FIFO地址與讀FIFO地址差值達到4 096 B時將產生中斷，LINT#置低，通知PCI9054可以從本地總線上讀取數據。

　　3.2 系統通信協議設計

　　系統通信協議是為了建立統一的通信標準，各板卡按照協議傳遞命令、狀態、數據，從而使系統的通用性和可擴展性更強。在本系統中上位機與外系統等效器的通信方式有PCI總線通信和USB總線通信兩種方式，由于PCI總線與USB總線數據位不同，為了實現協議的標準化，統一二者的通信協議是本系統設計的關鍵。

　　標準化協議采用40 b異步串行通信方式，通信包格式為1 b起始位+2 b模式域+32 b數據位+2 b模式域+1 b校驗位+2 b停止位，其中32 b數據位為下發功能板的有效信息。采用PCI通信時，上位機發送32 b數據，雙模通信接口卡接收PCI總線數據，并將其打包為40 b串行數據通過光纖下發給背板;采用USB通信時，上位機下發6 B數據至雙模通信接口卡，轉換為40 b串行標準數據包下發至背板。

　　3.3 USB邏輯控制設計

　　USB接口控制采用FT245RL完成，FT245RL可以自動實現USB接口和并行I/O的協議轉換，芯片內部配置有實現接收和發送緩沖的兩個FIFO。在本設計中，數據傳輸遵循標準協議，由于FT245RL一次只能傳輸一個字節的數據，所以上位機需發送6個字節的數據以包含標準協議中的所有信息。USB接口邏輯控制流程圖如圖7所示。

　　FPGA讀取USB總線上的數據：

　　(1) 自檢，首先判斷是否為自檢命令，若接收到0x5C，雙模通信板產生帶有幀結構的遞增數據上傳至上位機，上位機將檢測讀取到數據，若數據正確，則USB 接口通信正常，自檢正確，上位機可以繼續下發命令或數據，否則切換至PCI總線通信模式;

　　(2) 讀取命令，確認USB通信正常后，若接收到0xEB，進入讀取USB接口命令模式，讀取6 B數據，并將其緩存至48位的緩存寄存器中;

　　(3) 解析USB命令，D[47：40]表示數據是否為有效數據，D[39：36]為USB工作模式，根據不同的工作模式，進入不同的狀態。若工作模式為下發命令，將按照標準協議將命令信息進行重組，并轉換為40位的異步串行數據并下發。若工作模式為讀取狀態，讀取32位狀態信息增加幀頭0x5C，幀尾0x5C至USB并行端口，依次發送即可。若工作模式為上傳批量數據，批量數據緩存于8 KB FIFO中，當FIFO達到半滿時，在批量數據前添加幀頭EBEB和幀尾6F6F，再以字節為單位依次向上位機發送數據。

　　4 實驗結果

　　4.1 RS 485信號測試結果

　　RS 485差分信號輸出如圖8所示，RS 485標準閾值為±200 mV。對于RS 485接口芯片而言，時，輸出為“1”;輸出為0。本設計中所以輸出信號是確定的，試驗結果正確。

　　4.2 PCM信號測試結果

　　PCM碼流的檢測還需另一塊數字量板模擬系統實現發送字同步信號、位同步信號，并將接收到的PCM碼流上傳到上位機進行檢測。圖9為測試板發出的字同步、位同步信號。

　　測試板收到PCM數據會上傳至上位機，上位機存儲數據文件，如圖11所示。此數據包設定模式為遞增數，幀頭、幀尾分別設為0xEB90，0x146F，幀長度設為256 B。

　　5 結 語

　　為了對抗惡劣環境的干擾，提高信號傳輸的可靠性及通用性，外系統等效器采用PCI接口及USB接口雙接口通信設計，實現了測試系統所需全部接口信號的輸出。雙接口通信解決了單接口掉線系統無法正常工作的問題。等效器采用標準化板卡設計，增強了可拓展性以及可移植性，為產品升級及類似產品生產提供了便利，現已成功應用于某航天測量項目中。

【一種雙模通訊的外系統等效器設計論文】相關文章：

機器學習的服務器調優系統設計論文04-20

基于DSP整流器設計論文04-18

FPGA數據采集與回放系統設計論文04-24

飛行器氣動設計教學思考論文06-23

基于系統設計的科研管理論文09-22

傳感器的優化設計論文（通用13篇）07-27

《細胞器—系統內的分工合作》教學設計08-04

解析科技競賽賽務系統的設計與實現論文04-19

綜合布線系統設計項目教學模式應用論文07-12

細胞器—系統內的分工合作說課設計11-11